(19)日本国特許庁(JP)

# (12)公開特許公報 (A)

(11)特許出願公開番号

# 特開平9-266485

(43)公開日 平成9年(1997)10月7日

(51) Int. Cl. 6	識別記号	庁内整理番号	FI			技術表示箇所
HO4L 12/28		9 4 6 6 - 5 K	H04L 11/20		E	
G06F 13/00	351		G06F 13/00	351	A	
H04Q 3/00			H04Q 3/00			

審査請求 未請求 請求項の数3 FD (全19頁


		番登請求	未請求 請求項の数3 FD (全19頁)
(21)出願番号	特願平8-307545	. (71)出願人	5 9 1 0 6 4 0 0 3
			サン・マイクロシステムズ・インコーポレ
(22)出願日	平成8年(1996)11月5日		ーテッド
			SUN MICROSYSTEMS, IN
(31)優先権主張番号	08/552, 342		CORPORATED
(32)優先日	1 9 9 5 年 1 1 月 2 日		アメリカ合衆国 94043 カリフォル
(33)優先権主張国	米国 (US)		ニア州・マウンテンピュー・ガルシア ア
			ヴェニュウ・2550
		(72)発明者	デニィ・イー・ジェントリー
			アメリカ合衆国 94306 カリフォル
			ニア州・パロ アルト・ブライアント ア
			ヴェニュ・3277
		(74)代理人	弁理士 山川 政樹
			最終頁に続く

(54) 【発明の名称】 A T M パケット・ヘッダおよびデータをホスト・コンピュータ・システムにバースト転送するため の方法および装置

#### (57)【要約】

【課題】 ATMセルのバースト転送時に、パケット・ヘッダとデータとをいつも識別できるようにする。

【解決手段】 ネットワーク・インタフェース回線(N I C) は、バッファされたATMセルのホスト・コンピュータ・システムへのセル境界をそろえないブロック方式によるバースト転送を制御するための、様々な制御ポインタおよび少なくとも1つの制御カウンタを維持する論理を備える。この論理は、2段階手法を採用して、ヘッダ/データのヘッダ/データ・バッファへの各バースト転送後に、関連制御ポインタおよび少なくとも1つの制御カウンタに対する適切な更新を判定する。



#### 【特許請求の範囲】

【請求項1】 (a) それぞれのパケットがパケット・ヘッダおよびパケット・データを有する複数のチャネルの複数のパケットの複数の非同期転送モード (ATM) セルを保存する複数のリンクされた記憶バケットのための複数の制御データを保存するメモリ・ユニットと、

(b) リンクされた記憶バケットへのATMセルの受信 を管理し、リンクされた記憶バケットからパケット・ヘ ッダおよびパケット・データを、パケット・ヘッダおよ びデータが共にヘッダ・バッファにバースト転送される 複数の所定の例外を除き、インタフェース・バスを介し て装置に接続されたホスト・コンピュータ・システム上 の様々なチャネルの別個のヘッダ・バッファおよびデー タ・バッファにバースト転送するためのメモリ・ユニッ トに接続され、パケット・ヘッダおよびデータが固定サ イズ・ブロックでバースト転送され、各ブロックがイン タフェース・バスと相補的であるが必ずしもセル境界と そろう必要はないブロック・サイズを有する受信ブロッ クであって、各バースト転送がヘッダ・バースト転送で あるかまたはデータ・バースト転送であるか、バースト 転送がヘッダ・バースト転送である場合は、全パケット ・ヘッダが特定のバースト転送の終わりに完全に転送さ れているか、そしてさらにパケットが例外的に処理され るべきかどうかを考慮して、制御データを維持するため の論理を含む受信ブロックとを備える装置。

【請求項2】 コンピュータ・システムにおいて、シス テムのネットワーク・インタフェース回路からパケット のヘッダおよびデータをシステムのバッファにバースト 転送する方法において、(a) メモリ・ユニット内に チャネル・ベースでパケットの複数の非同期転送モード (ATM) セルを保存するための複数のリンクされた記 憶バケットのための複数の制御データを保存するステッ プと、(b) リンクされた記憶バケットへのATMセ ルの受信を管理し、リンクされた記憶バケットからパケ ット・ヘッダおよびパケット・データを、パケット・ヘ ッダおよびデータが共にヘッダ・バッファにバースト転 送される複数の所定の例外を除き、インタフェース・バ スを介して様々なチャネルの別個のヘッダ・バッファお よびデータ・バッファにバースト転送するステップであ って、パケット・ヘッダおよびデータが固定サイズ・ブ 40 ロックでバースト転送され、各ブロックがインタフェー ス・バスと相補的であるが必ずしもセル境界とそろう必 要はないプロック・サイズを有するステップと、(c)

各バースト転送がヘッダ・バースト転送であるかまたはデータ・バースト転送であるか、バースト転送がヘッダ・バースト転送である場合は、全パケット・ヘッダが特定のバースト転送の終わりに完全に転送されているか、そしてさらにパケットが例外的に処理されるべきかどうかを考慮して、制御データを維持するステップとを含む方法。

【請求項3】 (a) 複数のチャネルの複数のパケットの複数のヘッダおよびデータを保存する第1のメモリ・ユニットと、(b) パケットの複数の非同期転送モード(ATM) セルを保存する複数のリンクされた記憶パケットを保存する第2のメモリ・ユニットと、(c)

リンクされた記憶バケットのための複数の制御データ を保存する第3のメモリ・ユニットと、(d) リンク された記憶バケットへのATMセルの受信を管理し、リ ンクされた記憶バケットからパケット・ヘッダおよびパ ケット・データを、パケット・ヘッダおよびデータが共 にヘッダ・バッファにバースト転送される複数の所定の 例外を除き、第1 および第2 のメモリ・ユニットに接続 されたインタフェース・バスを介してヘッダ・バッファ およびデータ・バッファにバースト転送するためのメモ リ・ユニットに接続され、パケット・ヘッダおよびデー 夕が固定サイズ・ブロックでバースト転送され、各ブロ ックがインタフェース・バスと相補的であるが必ずしも セル境界とそろう必要はないブロック・サイズを有する 受信ブロックであって、各バースト転送がヘッダ・バー スト転送であるかまたはデータ・バースト転送である か、バースト転送がヘッダ・バースト転送である場合 は、全パケット・ヘッダが特定のバースト転送の終わり に完全に転送されているか、そしてさらにパケットが例 外的に処理されるべきかどうかを考慮して、制御データ を維持するための論理を含む受信ブロックとを備えるコ ンピュータ・システム。

## 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、コンピュータ・ネットワーキングの分野に関する。さらに詳細にいえば、本発明は、ネットワーク・インタフェース回線(NIC)からそのホスト・コンピュータ・システムへの非同期転送モード(ATM)パケット・ヘッダとATMデータとの転送に関する。

【0002】請求の範囲に記載の主題が本願と同一の発明され、本出願と同一の譲受人に譲渡され、本出願と同一の譲受人に譲渡された米国特許願第08/473、514号において、オンターリーブされたATMセルの再配置のための方法なび装置が開示されている。米国特許願第08/473、514号の記載によれば、NICによって受信された、チャネル・ベースで複数のリンク済みリストとして互にリンクされた「バケット」にバッファされる。NICは、チャネルの蓄積されたATMセル数が既定のいまが、サンクされた「バケット」にバッファされる。の「バッファに入ったチャネルのATMを応収している。と、バッファに入ったチャネルのATMを応収に達すると、バッファに入ったチャネルのATMを応収している。と、バッファに入ったが、カーリングを管理するために使用される。

50 また、固定サイズ・ブロックでバッファされたATMセ

ルを(パケット・ヘッダとデータを識別せずに)バースト・ヘッダとデータを識別せずに)が、この方法において、プロック・サイズはNICとそのホスト・コンピュータ・システムとの間のインタフェース・バスと相補的であるが、ATMセルの境界とそろえる・バスと相補的であるが、ATMセルの境界とそろえる・必要はない。開示された方法のもとでは、部分オフセットの過程で時に応じ部分的にアンロードの過程で時に応じ部分的にアンロードの過程で時的な存在の管理を行う。部分バケット・ポインタが、部分的にアンロードされたATMバケットの一時的な存在の管理を行う。部分パケット・ポインタが、部分的にアンロードされたATMバケットを識別するために使用されるの常駐データの開始位置を識別するために使用される。

#### [0003]

【発明が解決しようとする課題】上記のブロック方式に よるATMセルのバースト転送時に、パケット・ヘッダ とデータとをいつも識別できることがさらに望ましい。 さらに具体的には、上記のブロック方式で、ショート・ パケットおよび「非定形」パケットの場合を除いて、A 20 TMパケット・ヘッダおよびATMデータをホスト・コ ンピュータ・システムの別々のバッファにバースト転送 できることが望ましい。ショート・パケットとは、比較 的長いヘッダの後に数バイトのデータを有するパケット であり、一方「非定形」パケットとは最適化のためにハ ードウェアをプログラムしてあるほとんどの一般的なパ ケット・タイプのヘッダ・サイズよりも小さいパケット である。アプリケーションは制御の目的でこれらの非定 形パケットを用いる。たとえば、最も一般的なパケット ・タイプは206バイトのヘッダ長を有するが、制御パ 30 ケットは、ヘッダ長36バイトおよびデータ長4バイト で、合計わずか40バイトである。パフォーマンスの理 由により、これらの各パケットでは、パケット・ヘッダ およびデータが共にヘッダ・バッファにバースト転送さ れるようになっている。以下にさらに詳細に開示される ように、本発明ではこれらおよびその他の要求をかなえ --るものである。

## [0004]

【課題を解決するための手段】NICは、セル境界にそろえないブロック方式でバッファに入れられたATMセ 40 ルのホスト・コンピュータへのバースト転送を制御するための様々な制御ポインタと、少なくとも1つの制御カウンタを備えており、いくつかの所定の例外を除き、ほとんどの場合、ATMパケット・ヘッダをATMデータと区別する。さらに具体的には、ATMパケット・ヘッダおよびATMデータは、ショートパケットおよび非定形パケットの場合をのぞいて、固定サイズ・ブロックでホスト・コンピュータ・システムの別々のヘッダおよびデータ・バッファにバースト転送されるが、ここでブロック・サイズはインタフェース・バスと相補的であるが 50

必ずしもATMセル境界にそろえる必要はない。その代わり、ショート・パケットおよび非定形パケットについては、ヘッダおよびデータ両方ともヘッダ・バッファにバースト転送される。

【0005】関連する制御ポインタは、部分バケット・ポインタおよび部分オフセットを含む。さらに、関連制御ポインタは、部分バケット・ポインタに続く第1のフルATMバケットを指す第1バケット・ポインタ、部分バケットがある場合には第1のATMバケットの後に続くATMバケットを指す次バケット・ポインタ、最後のリンク済みATMバケットを指す最終バケット・ポインタを含む。関連する少なくとも1つの制御カウンタは、残余ヘッダ長カウンタを含む。

【0006】この論理では、ヘッダ/データのヘッダ/データ・バッファへの各バースト転送後に、これらの関連する制御ポインタおよび少なくとも1つの制御カウンタへの適切な更新を判定する2段階の手法を採用する。この論理は、適切な更新を判定する際に、NICがヘッダをバースト転送中であるかあるいはデータをバースト転送中であるか、またNICがヘッダのバースト転送やらデータのバースト転送へと移行するところであるかを考慮する。さらにこの論理では、バケットが例外として処理されるか、すなわちヘッダとデータを区別しないかを考慮する。

【0007】第1の段階では、この論理は新規残余ヘッ ダ長、そしてNICがヘッダをバースト転送中の場合は 新規「非正規化」部分オフセットを判定する。第2段階 においては、この論理は、新規「非正規化」部分オフセ ットの指す位置に応じて、新規「正規化」部分オフセッ ト、新規部分、第1および次バケット・ポインタを判定 する。さらに具体的には、新規「非正規化」部分オフセ ットが、完了したばかりのバーストでバーストした可能 性のある最も遠いフルATMセルを超えるリンクされた ATMバケット(以下では「最遠のフルATMバケッ ト」と略す)内の位置を指すか、「最遠のフルATMバ ケット」の最後を指すか、完了したばかりのバーストが 開始したATMバケット(以下では「開始ATMバケッ ト」と称する)を超えるが「最遠のフルATMバケッ ト」の最後よりも前を指すか、「開始ATMバケット」 の最後を指すか、または依然として「開始ATMバケッ ト」内を指すかにより、この論理は上記の判定を行う。 これらの各事例に対して、論理はさらに、EOPマーキ ングがバースト転送を終えたばかりのヘッダ/データ内 にあるかどうかの考慮を計算に入れていく。

【0008】1つの実施の態様において、この論理はアンロード・ブロックのルックアヘッド状態機械に設けられるが、これはシステムの受信ブロックの一部であり、NICのATM層コアである。

[0009]

【発明の実施の形態】以下の記述において、本発明をよ

1.0

40

り深く理解するために、説明の目的で特定の数、材料、 および構成が示される。しかし当業者には、本発明が具 体的な詳細なしに実践できることが明らかであろう。そ の他の例においては、本発明を不明瞭にすることのない よう、周知の特徴は省略または簡略化してある。

【0010】図1には、本発明のATM NICを組み 込むコンピュータ・システム・ネットワークの例を示 す。コンピュータ・システム・ネットワーク10は、1 つまたは複数のATM NIC12を組み込むホスト・ コンピュータ・システム(図示せず)を含む。NIC1 2は、ローカルATM交換機14を介して公衆ATM交 換機16に接続され、ネットワーク10に接続されたホ スト・コンピュータ・システム間のデータの非同期転送 を可能にしている。あるいは、NIC12を公衆ATM 交換機16に直接接続することもできる。図1に示すよ うに、コンピュータ・システム・ネットワーク10はま た、ローカル・エリア・ネットワーク (LAN) エミュ レーション15の使用を組み込むコンピュータ・システ ム含むこともあり、これはATMネットワークを支援フ レームワークとして利用するEthernetまたはト 20 ークンリング・ネットワークなど他のネットワークを接 続するためのゲートウェイとしての役割を果たす。

【0011】図2は、本発明の好ましい実施の形態よる ATM NIC12のアーキテクチャを示すシステム概 略図である。ATM NIC12は、システム・バス3 8を介して、ATMプロトコルに従って動作するネット ワークATMセル・インタフェース40に接続されたホ スト・コンピュータ・システム48とインタフェースす る。

【0012】図示のATM NIC12は、システム・ バス・インタフェース20、汎用入出力(GIO)イン タフェース24、システムおよびATM層コア22、ロ ーカル・スレーブ・インタフェース26、送信(T X) FIFO28、受信(RX)FIFO30、セル・イン タフェース・ブロック32、外部バッファ・メモリ・イ ンタフェース34、およびクロック合成回路36を含ん でいる。

【0013】NIC12の構成要素20-36は協働し て、複数の帯域幅のグループ内の動的に割り当てられた 複数のチャネルを介して、ホスト・コンピュータ48と ネットワーク内の他のコンピュータとの間のデータの転 送を行う。NIC12の構成要素は集合的に、ホスト・ コンピュータ・システム48のシステム・バス38に接 -続されたマルチチャネル・インテリジェント・ダイレク ト・メモリ・アクセス (DMA) コントローラとして機 能する。好ましい実施の形態において、複数の送信およ び受信チャネルは、全二重155/622Mbps物理 リンクを利用する仮想接続として機能する。外部バッフ ァ・メモリ・インタフェース34を介して外部パッファ ・メモリ42へのシステム・バス38上の別のチャネル 50 ムに対し20-25MHzの8ビット・ストリームを、

に割り当てられた複数のデータのパケットは、セル・イ ンタフェース・ブロック32を介しATMセル・インタ フェース40への転送のために、システムおよびATM 層コア22によってセグメント化される。コア22に は、受信セルのパケットへの再アセンブリを容易にする 再アセンブリ論理を含んでいる。

【0014】3つのメモリ・サブシステムが、NIC1 2の動作に関連づけられている。これらには、ホスト・ コンピュータ・システム48に位置するホスト・メモリ 49、NIC12の外部にある外部バッファ・メモリ4 2 およびコア 2 2 内に位置する記憶プロック 4 4 を含ん でいる。NIC12は、外部バッファ・メモリ42およ び記憶プロック44の2つのメモリ領域を管理する。外 部バッファ・メモリ42は、NIC12にサポートされ るすべての送信および受信チャネルのためのパケット・ データを含んでいる。記憶ブロック44は、送信および 受信チャネルおよびDMA転送が行われるホスト・メモ リ49のデータ構造を指すポインタに関するDMA状態 情報を含んでいる。記憶ブロック44はまた、ホスト4 8およびATMセル・インタフェース40の間の移行時 にパケットの複数の送受信バッファを管理するためにデ 一夕構造特性も含んでいる。

【0015】ホスト・コンピュータ・システム48は、 データ・パケットおよび送受信されるパケットを指すポ インタを含んでいるホスト・メモリ49を備えている。 前述のように、NIC12はまた、ホスト・コンピュー タ・システム48上のアプリケーションからの非同期転 送のセル記述の詳細を保護する。本発明の目的のため、 ホスト・コンピュータ・システム48上で実行中のソフ トウェアが、当技術分野で周知のようにパケット・イン タフェースで送受信リングのラップ・アラウンドを使用 して、データの送受信を行うことを想定している。

【0016】コア22とセル・インタフェース・ブロッ ク32との間に接続されたTX FIFO28およびR X FIFO30は、送信パケットの送信セル・ペイロ ードおよび受信パケットの受信セル・ペイロードを段階 的に行う。セル・インタフェース・ブロック32は、ク ロック合成回路36がもたらすクロック信号によって駆 動されるネットワークのATMセル・インタフェース4 0との間のセルの送信および受信を行う。ATMセル・ インタフェース40およびATMセル・インタフェース 32は、ATMフォーラム特別仕様に記載されているU niversal Test and Operati ons Physical Interface ATM(UTOPIA) 規格に準拠していることが 望ましい。UTOPIA仕様に準拠するために、クロッ ク合成回路36は20-25MHzまたは40-50M Hzのクロック信号をもたらして、セル・インタフェー ス・ブロック32が、155Mbpsデータ・ストリー

または622Mbpsデータ・ストリームに対し40-50MHzの16ビット・ストリームをサポートできる ようにする。

【0017】現在好ましい実施の形態において、セル・ インタフェース・ブロック32は、コア22の制御のも とに4バイトのグループで、TX FIFO28を介 し、それぞれが4バイト・セル・ヘッダおよび48バイ ト・ペイロードを有する52バイト・データ・セルをT Xバッファ・メモリ46から受信する。セル・インタフ ェース・ブロック32は、53バイト・データ・セルを 155または622MbpsでATMセル・インタフェ ース40に供給する前に、セル・ヘッダの第5番めのバ イトとして各セルにチェックサムを挿入する。逆に、セ ル・インタフェース・プロック32は、ATMセル・イ ンタフェース40からセルを受信する場合、各セルの第 5番目のバイトのチェックサムを調べて、チェックサム が正しいかどうかを判定する。正しい場合は、チェック サムを表すバイトはセルから外され、セルは155また は622Mbpsで一度に4バイトずつRX FIFP 30に転送される。正しくない場合は、セル全体が脱落 20 する。転送されたバイトはコア22の制御のもとに外部 バッファ・メモリ・インタフェース34を介してRXバ ッファ・メモリ45に保存される。

【0018】1つの実施の形態においては、TX FI FO28およびRX FIFOS30は33ビットの幅 を有し、そのうち32ビットがデータ転送に使用され、 1ビットがタグとして使用される。タグ・ビットは48 パイト・セル・ペイロードからの4パイト・セル・ヘッ ダを区別するのに使用される。タグ・ビットは、コア2 2内に位置するTXブロック50によって生成される。 1つの実施の形態においては、タグ・ビットはセル・ヘ ッダの開始を示すために1にセットされ、セル・ペイロ ードを示すために0にリセットされる。したがって、セ ル(ヘッダ)の最初の4バイトに対してタグ・ピットは 1であり、セル(セル・ペイロード)の残りの48バイ トに対してタグ・ビットは0である。...

【0019】TX FIFO28からのデータ・セルを 受信する際、セル・インタフェース・ブロック32内に あるTN回路53はタグ・ビットを調べる。タグ・ビッ トが1の場合、TX回路53は対応する32ビットをセ 40 ルのヘッダとしてデコードする。タグ・ビットが0の場 合、TX回路53は、対応する32ビットをデータとし てデコードする。逆に、セル・インタフェース・ブロッ -ク32がATMセル・インタフェース40からデータ・ セルを受信する場合、セル・インタフェース・ブロック 32内のRXブロック55は、4バイト・セル・ヘッダ を48バイト・セル・ペイロードと区別するためのタグ ・ピットを生成する。その後、セル・インタフェース・ ブロック32は、データ・セルを4バイトのグループで RX FIFO30に送る。RX FIFO30からの 50 システム48を遮断する。さらに、コア22はシステム

セル・データを受信すると、コア22内のRX回路52 は前述のようにタグ・ピットの値に従ってセル・データ をデコードする。

【0020】2つの同期クロック信号である20MHz 信号よび40MH2信号は、クロック合成回路36を介 してATMセル・インタフェース・クロックからセル・ インタフェース・プロック32に供給される。UTOP IA仕様に従い、622Mbps40MHzに対し16 ビット・データ・ストリームをもたらすように40MH 2クロックが供給される。UTOPIA仕様に従い、ク ロック合成回路36内で40MH2クロック信号の2分 割が行われて、155Mbpsに対し20MHzの8ビ ット・データ・ストリームを供給する。40MHzクロ ック信号もまた、1.2Gbps転送速度をもたらすた めに外部バッファ・メモリ・インタフェース34に供給 される。さらに、GIO24はデータの送受信のために 40 MHz クロックを使用する。

【0021】TXバッファ・メモリ46は32ビットの データをTX FIFO28に供給し、RXバッファ・ メモリ45は40MHzクロック信号の各周期ごとにR XFIFO30からの32ビット・データを読み取る。 しかし、ATMセル・インタフェース40は、622M bpsでの動作時に2クロック周期ごとにTX FIF ○28からの4パイトのデータを読み取り、155Mb psでの動作時に8クロック周期ごとにTX FIFO 28からの4パイトのデータを読み取る。同様にして、 セル・インタフェース・ブロック32は、622Mbp sでの動作時に2クロック周期ごとにTX FIFO2 ′8へ4バイト・データを供給し、155Mbpsでの動 30 作時に8クロック周期ごとにTX FIFO28へ4バ イトのデータを供給する。コア22のセル・バースト速 度は、セル・インタフェース・ブロック32のセル・バ ースト速度とは異なるが、TX FIFO28およびセ ル・インタフェース・プロック32の間のデータ速度 は、平均するとTX FIFO28およびコア22の間 のデータ速度と等しい。同様にRX FIFO30およ びセル・インタフェース・プロック32の間のデータ速 度は、平均するとRX FIFO28およびコア22の 間のデータ速度と等しい。これは、TX FIFO28 およびRX FIFO30とコア22との間のデータ疎 度が、データがそれぞれセル・インタフェース・ブロッ ク32によって読取りまたは書込みされる速度に依存し ているためである。1つの実施の形態において、TX FIFO28の深さは18ワードまたは1 1/2セル の長さであり、RX FIFO30の深さは70ワード の長さである。

【0022】システム・バス・インタフェース20およ びGIOインタフェース24は、ATMセル・インタフ ェース40への転送の詳細からホスト・コンピュータ・

・バス38の詳細およびホストの詳細から遮断される。 現在好ましい実施の形態においては、アメリカ電気電子 通信学会(IEEE)規格1496仕様に規定のとお り、システム・バスはS-バスである。システム・バス ・インタフェース20は、システム・バスの仕様(本実 施の形態ではS-バスである)に従って通信するように 構成される。システム・バス・インタフェース20は、 別のホスト・コンピュータ・システム・バスに適合させ て構成することもできると考えられている。システム・ バス・インタフェース20はまた、GIOインタフェー 10 ス24により指定されたプロトコルに従ってデータを送 信および受信するように構成されている。GIOインタ フェース24は、コア22がホスト・コンピュータと通 信する単一のインタフェースをもたらす。したがって、 コア22は異なるホスト・コンピュータ・システムおよ びパスにインタフェースする様々なNIC12の実施の 形態のために変わることはない。

【0023】図3は、コア22をさらに詳細に示してい る。コア22は互いに図のように接続されたTXブロッ ク50、RXブロック52、アービタ54および制御メ モリ56から構成されている。TXブロック50は、ホ スト・コンピュータ・システムからATMパケットを受 信し、それをATMセルにセグメント化し、そのセグメ ント化ATMセルをTX FIFO28に供給するため に使用される。現在好ましい実施の形態においては、T Xブロック50には、米国特許係属出願第x/xxx、 xxx号の教示を組込み、622Mbps以上でATM パケットをセグメント化できるようになっている。RX プロック52は、ATMセルをRX FIFO30がら 受信し、それをATMパケットに再アセンブルし、再ア センブルされたATMパケットをホスト・コンピュータ ・システムに供給するために使用される。RXブロック 5 2 は、様々なチャネルのインターリーブされたATM セルの再配列に関する前記米国特許係属出願において開 示された教示を組み込んでいる。すなわち、様々なチャ ネルに受信されたATMセルは、外部メモリ42内のA TMパケットに保存される。ATMパケットは、チャネ ルごとにリンク済みリストに編成される。未使用のまた は空のATMバケットはフリー・リソースのリンク済み リストに編成される。さらに、以下にさらに詳細に記述 されるように、RXブロック52は、ブロック方式での ホスト・コンピュータ・システムへのバッファされたA TMセルのバースト転送に関する本発明の教示を組込ん。 でいるが、ここで転送プロックはATMセル境界にそろ える必要はなく、また同時に、前述のショート・パケッ トおよび非定形パケットのようないくつかの所定の例外 を除いてはATMパケット・ヘッダとデータを区別す る。

【0024】制御RAM56は、特に前述のATMバケットのリンク済みリストに、所望の方法でATMセルを 50

アンロードするための関連する制御ポインタ、および以下にさらに詳細に記述される少なくとも1つの制御カウンタに関するリンケージ情報などを含むTXおよびRXブロック50および52の様々な制御情報を保存するために使用される。最後に、アービタ54は、TXおよびRXブロック50および52の間のRAM56を制御するアクセスの調停に使用される。制御RAM56およびアービタ54は、当技術分野において周知のいくつかの方法で実施することができる。

【0025】図4では、Rxブロック52の1つの実施 の形態をさらに詳細に示している。図示の実施の形態の 例示では、RXブロック52は、互いに図のように接続 されたRXロード・ブロック58、RXアンロード・ブ ロック60、スケジュール・キュー62、フリー・リス ト・マネージャ64、外部RAMインタフェース66、 および制御RAMインタフェース68から構成されてい からインターリープされたATMセルを受信し、それを 外部メモリ34内の空ATMバケットに保存するために 使用される。フリー・リスト・マネージャ64は、フリ ー・バケットのある位置をRXロード・ブロック58に 知らせて、フリー・リソースを管理するために使用され る。 R X ロード・ブロック 5 8 はまた、スケジュール・ キュー62によるアンロード・サービスを必要とするチ ャネルのスケジュールにも使用される。1つの実施の形 態において、アンロード・サービスは、チャネルに蓄積 されたATMセルの数が所定のしきい値に達するとスケ ジュールされる。RXアンロード・ブロック60は、バ ッファされたATMセルをアンロードし、それを所望の 30 方法で(すなわち、ブロック・サイズがバス・インタフ エースと相補的である固定サイズ・ブロックで)ホスト ・コンピュータ・システムにバースト転送し、さらに同 時に、前述の所定の例外を除いてATMパケット・ヘッ ダとデータを区別するために使用される。RXロード・ ブロック58、RXアンロード・ブロック60、スケジ ュール・キュー62、およびフリー・リスト・マネージ ャ64の基本的動作に関して詳しくは、米国特許係属出 願第08/473、514号を参照されたい。

【0026】外部および制御RAMインタフェース66 および68は、それぞれのメモリに対してその通常のインタフェース機能を行う。外部および制御RAMインタフェース66および68はまた、当技術分野において周知な任意の手法で実施することができる。

【0027】RXアンロード・ブロック60についてさらに詳細に記述する前に、図5-図8を参照して、まず所望の転送の方法に関して説明する。図5は、ヘッダ72、データ74、およびEOP76を含む「通常の」ATMパケット70を示している。図示のとおり、ATMパケット70は、複数のATMセル(セル・ヘッダでパッケージされている)78で受信される。さらに様々な

チャネルのATMセルはインターリーブされて到着す る。すなわち、ATMパケット70のATMセル78 は、RX FIFO30に連続して受信される必要はな い。ただし、前述のように、パケットが比較的短く、へ ッダ72が比較的長くデータ74がわずか数バイトの長 さの場合もある。さらにまた、全パケットがほとんどの 一般的パケット・タイプのヘッダよりも短い非定形パケ ットもある。

【0028】図6は、パケット・ヘッダおよびパケット ・データがホスト・コンピュータ・システム内に配置さ れる所望の方法、すなわちショートおよび非定形パケッ トの場合を除いてパケット・ヘッダがヘッダ・バッファ 80に、パケット・データがヘッダ・バッファ80とは 別のデータ・バッファ82に配置される方法を示してい る。ショートおよび非定形パケットについては、パケッ ト・ヘッダおよびパケット・データは共にヘッダ・バッ ファ80に配置される。

【0029】図7および図8は、ATMヘッダ72がバ ッファ80に、ATMデータ74がバッファ82に転送 される所望の方法を示している。図示のとおり、ATM 20 セル78はATMバケットに保存される。ATMバケッ トはチャネルごとのリンク済みリストのように互いにリ ンクされている(リンケージ情報は図示せず)。 さら に、リンク済み各リストは、複数のポインタで管理され る。さらに具体的には、リンクされた各リストは、第1 のフルバケット(部分バケットまたは常駐データの入っ たバケットに対する)を指す第1バケット・ポインタ8 4、第1のバケットの後に続く次のATMバケットを指 す次バケット・ポインタ86、および最後のATMバケ ットを指す最終バケット・ポインタ88で管理される。 【0030】保存されたATMセルは、固定サイズ・ブ ロックでホスト・コンピュータ・システムに転送される が、ここでブロック・サイズはバス・インタフェースと 相補的であり、ATMセル・サイズとは等しくない。従 って、部分的にアンロードされたバケットまたは常駐デ ータを備えるバケットが時として存在することも可能で ある。各チャネルには一度に部分バケットが1つだけで あることに留意されたい。したがって、前述のポインタ 84-88に加えて、部分バケット・ポインタ90はま た部分バケットを識別するために各チャネルに採用さ れ、部分オフセット92は部分バケット内の常駐データ の開始位置を識別するために使用される。さらに、ヘッ ダが完全に転送されるまで、残余ヘッダ長を維持するこ。 とが必要であり、残余ヘッダ長カウンタ94がその目的 のため採用される。

【0031】制御ポインタ84-92および制御カウン タ94は、各バースト転送後に更新される。さらに具体 的には、第1ポインタ84、次ポインタ86、部分ポイ ンタ90および部分オフセット92はすべて相応して 「進められ」、残りのヘッダ長94は相応してデクリメ 50 0-図15を参照しながら、さらに詳細に記述する。図

ントされる。チャネルのすべてのバッファされたATM セルがホスト・コンピュータ・システムに転送されてし まうと、最後のバケット・ポインタ88が更新される。 【0032】部分オフセットは、部分ATMバケット内 の常駐データの開始位置を示すために使用されるため、 この部分オフセットは 0 からATMセル・サイズ (C S) の間の値だけを取ることができる。部分バケットが ない場合は、部分オフセットは0に等しい。一方、部分 オフセットは、ATMバケットの最後を指す場合にCS に等しい。したがって、各バースト転送後の正しい新部 分オフセットを判定するためには、部分オフセットをバ ースト・サイズ(BS)だけ名目上インクリメントする 際に、調整または正規化を行って部分オフセット値を 0 とCSの間にしなければならない。

【0033】さらに、CSおよびBSは固定されている ため、正規化前にインクリメントされた部分オフセット がとることのできる値は有限および事前設定可能であ る。たとえば、現在好ましい実施の形態においては、C Sは48バイト、そしてBSは64バイトである。した がって、正規化前のインクリメントされた部分オフセッ ト値は、必然的に0から28 (ワード数の単位で) の間 である。さらに説明を加えると、BSが128バイトに 変更された場合、正規化前のインクリメントされた部分 オフセット値は必然的に 0 から 4 4 (ワード数の単位 で)の間である。

【0034】さらに、バケット・ポインタおよび部分オ フセットの管理の目的で、正規化前インクリメント済み 部分オウセット値(p)は事前設定可能な有限数の事例 として解析することが可能である。現在好ましい実施の 形態 (CS=48バイト、BS=64バイト) を再度例 にあげると、pは必然的に0-28(ワード数の単位 で)の間であるから、完了したばかりのバースト転送の 停止位置は、pが24よりも大きい場合「最遠のフルA TMバケット」を超え、pが13-24の間の場合「最 遠のフルATMバケット」内であり、pが0-12の間 の場合「開始バケット」内である。この場合の「最遠の フルATMパケット」は、「開始パケット」のすぐ後の バケットである。さらに説明を加えると、CSが48バ イトでBSが128バイトである場合の実施の形態で は、pは必然的に0-44 (ワード数の単位で)の間に あるため、完了したばかりのバースト転送の停止位置 は、pが36よりも大きい場合「最遠のフルATMバケ ット」を超え、pが25-36の間の場合「最遠のフル ATMバケット」内であり、pが13-24の間の場合 「開始バケット」に続くバケット内であり、pが0-1 2の間の場合「開始バケット」内である。

【0035】以上、所望の転送方法を記述してきたが、 ここでRドアンロード・ブロック60について、特に本 明細書に組み込む本発明の教示について図9および図Ⅰ

9は、 R X アンロード・ブロック 6 0 の 1 つの実施の形 態を示している。図示のように、RXアンロード・ブロ ック60は、それぞれ図のように互いに接続されたデー タ・エンジン状態機械96、ルックアヘッド状態機械9 8、ゲット・バッファ状態機械98、複数のアンロード ・レジスタ102および複数の加算器、減算器、比較 器、およびマルチプレクサ104を含んでいる。ゲット ・バッファ状態機械100は、ホスト・コンピュータ・ システム上のバッファを入手するために使用され、デー タ・エンジン状態機械96は、ホスト・コンピュータ・ システム上の適切なバッファにヘッダおよびデータを実 際にパースト転送するために使用される。ルックアヘッ ド状態機械98は、RXアンロード・プロック60の動 作を制御するために使用される。アンロード・レジスタ 102は、様々な制御データの保存のために、様々な状 態機械96-100、特にルックアヘッド状態機械98 によって使用される。制御データに対する変更は、アン ロード・レジスタ98から制御データを読み取り、読取 りデータを選択された加算器、減算器などの1つ104 に供給し、その後選択された加算器、減算器などの1つ 20 104を使用して提供された制御データ上で操作するこ

【0036】ルックアヘッド状態機械98は、前述の第 1パケット・ポインタ84、次パケット・ポインタ86 などを含む、適切な制御情報および制御信号をゲット・ バッファ状態機械100およびデータ・エンジン状態機 械96に供給する。ルックアヘッド状態機械98は、行 われているのがヘッダ・バースト転送またはテータ・バ ースト転送のいずれであるか、バースト転送されたばか りのヘッダ/データの中にEOPが検出されたかどう か、といった実行中のアンロードを監視する。一方ルッ クアヘッド状態機械98はこれに応じて、アンロード・ レジスタ102および加算器、減算器など104を使用 して、制御データを維持する。

とによって行われる。

【0037】ルックアヘッド状態機械98によって、関 連する制御ポインタ84-92および少なくとも1つの 関連するカウンタ94が適切に維持されて、ATMセル を所望の方法でホスト・コンピュータ・システムにバー スト転送できる方法については、以下にさらに詳しく記 述する。ゲット・バッファ状態機械100、データ・エ 40 ンジン状態機械96、およびルックアヘッド状態機械9 8によって実行される他の機能は、本発明の理解には直 接には関与しない。したがって以下では、これらについっ ての記述は行わない。

【0038】図10-図15は様々な関連する制御ポイ ンタ84-92および残余ヘッダ長カウンタ94を維持 するためのルックアヘッド状態機械98の動作論理の1 つの実施の形態を示している。図10に示されたよう に、ルックアヘッド状態機械98はまず、バースト転送

スト転送であるかを判定する、ステップ200。バース ト転送がヘッダ・バースト転送であると判定すると、ル ックアヘッド状態機械98は以前の残余ヘッダ長からバ ースト・サイズを除算することにより新たな残余ヘッダ 長を計算させる、ステップ202。次に、ルックアヘッ ド状態機械98は、新規ヘッダ長がゼロ未満であるがど うか判定する、ステップ204。新規ヘッダ長がゼロ未 満であると判定されると、ルックアヘッド状態機械98 は以前の部分オフセット92に以前のヘッダ長94を加 10 算することにより新たな部分オフセット (未正規化) 9 2を計算させる、ステップ206。さらに、ルックアへ ッド状態機械98は、新規ヘッダ長94をゼロに調整さ せる、ステップ208。

【0039】一方、ステップ200においてバースト転 送がデータ・バースト転送であると判定された場合、も しくはステップ204において新規ヘッダ長94がゼロ 未満ではない場合、ルックアヘッド状態機械98は、以 前の部分オフセット92にバースト・サイズを加算する ことにより新規部分オフセット92を計算させる、ステ ップ210。

【0040】次に、ルックアヘッド状態機械98が、正 規化前の新規部分オフセット92が「最遠フルATMバ ケット」を超えた位置を指しているかどうかを判定す る、ステップ212。判定結果が肯定である場合、ルッ クアヘッド状態機械98は「最遠のフルATMバケッ ト」の事例に従って関連ポインタ84-92を更新させ る、ステップ214。一方、判定結果が否定である場 合、ルックアヘッド状態機械98はさらに、正規化前の 新規部分オフセットが「最遠のフルATMパケット」の 30 最後を正確に指しているかどうか判定する、ステップ2 16.

【0041】ステップ216における判定結果が肯定で ある場合、ルックアヘッド状態機械98は、「最遠のフ ルATMバケットの最後」の事例に従って関連ポインタ 84-92を更新させる、ステップ218。一方、ステ ップ216における判定結果が否定である場合、ルック アヘッド状態機械98はさらに、正規化前新規部分オフ セットが「開始バケット」を超えた位置を指しているか どうか判定する、ステップ220。

【0042】再び、ステップ220における判定結果が 肯定である場合は、ルックアヘッド状態機械98は、

「開始バケットを超える」事例に従って関連ポインタ8 4-92を更新させる、ステップ222。一方、ステッ プ220における判定結果が否定である場合は、ルック アヘッド状態機械98はさらに、正規化前新規部分オフ セットが「開始バケット」の最後を正確に指しているか どうかを判定する、ステップ224。

【0043】同様にして、ステップ224における判定 結果が肯定である場合は、ルックアヘッド・状態機械9 がヘッダ・バースト転送であるか、またはデータ・バー 50 8は、「開始パケットの最後」の事例に従って関連ポイ

ンタ84-92を更新させる、ステップ226。一方、 ステップ224における判定結果が否定である場合は、 ルックアヘッド状態機械98は、「開始パケット内」の 事例に従って関連ポインタ84-92を更新させる、ス テップ228。

【0044】図11-図15は、関連ポインタ84-9 2が前述の事例のもとで更新される方法を示している。 説明を容易にするために、CSを48バイト、BSを6 4 バイトとする現在好ましい実施の形態に従って更新を 例示する。すなわち、現在好ましい実施の形態のもとで 10 は、前述のとおり、部分オフセット92がとることので きる有効値(ワード数の単位で)は、0-12である。 部分オフセット92がバースト転送前にとることのでき る最大値(ワード数の単位で)は12であり、正規化前 新規部分オフセット 9.2 がとることのできる最大値 (ワ ード数の単位で) は28 (12+16、ここで16はワ ード数でのBS)である。したがって、本実施の形態で は、部分オフセット92の正規化のための適切な調整値 (ワード数の単位で)は、「最遠フルATMバケット」 を「超える」および「最後」の場合24(つまり2×C 20 S) であり、「開始パケット」を「超える」および「最 後」の場合12(1×CS)である。

【0045】したがって、図11に示されるように、 「最遠フルATMパケットを超える」の事例に対しステ ップ230において、ルックアヘッド・状態機械98は 正規化前新規部分オフセット92から2×CSを除算す ることにより正規化された新規部分オフセット92を計 算させる。その後、ルックアヘッド・状態機械98は、 以前の部分バケットおよび以前の第1バケットをフリー ・リソース・リストに戻させる、ステップ232。次 に、ルックアヘッド状態機械98は、前の第1のフルA \*TMバケット、すなわち完了したばかりのバースト転送 の前に第1バケット・ポインタによって指されたバケッ ト内にEOPが検出されたかどうかを判定する、ステッ プ234。判定結果が肯定である場合は、ルックアヘッ ド状態機械98は、部分パケット・ポインタ90を前の 次バケット・ポインタ86と等しくなるようにセット し、維持されたリンケージ情報を使用して新規第1バケ ット・ポインタ84の適切なアドレス値を調べる。一 方、判定結果が否定である場合、ルックアヘッド・状態 40 機械98は新規部分パケット・ポインタ90をヌルに、 正規化新規部分オフセット92をゼロに、そして第1バ ケット・ポインタ84を前の次バケット・ポインタ86 -に等しくセットする、ステップ238.

【0046】図12に示されるように、「最遠のフルA TMバケットの最後」の事例に対しステップ240にお いて、ルックアヘッド状態機械98は正規化前新規部分 オフセット・ポインタ92から2×CSを除算すること により正規化された新規部分オフセット92を計算させ る。その後、ルックアヘッド状態機械98は、以前の部 50

分バケットおよび第1パケットをフリー・リソース・リ ストに戻させる、ステップ242。さらに、ルックアへ ッド状態機械98は、新規部分パケット・ポインタ90 をヌルに、そして第1バケット・ポインタ84を前の次 バケット・ポインタ86に等しくセットする、ステップ 244。部分オフセット92はステップ240において 効果的にゼロにセットされていることに留意されたい。 【0047】図13に示されるように、「開始ATMバ ケットを超える」の事例に対しステップ246におい て、ルックアヘッド状態機械98は正規化前新規部分オ フセット92から1×CSを除算することにより正規化 された新規部分オフセット92を計算させる。次に、ル ックアヘッド状態機械98は、「開始バケット」が部分 バケットであるかどうかを判定する、ステップ248。 「開始バケット」が部分バケットである場合は、ルック アヘッド状態機械98は、「開始部分バケット」をフリ ー・リストに戻させる、ステップ250。その後、ルッ クアヘッド状態機械98は、部分パケット・ポインタ9 0を前の第1バケット・ポインタ84と等しく、第1バ ケット・ポインタ84を前の次バケット・ポインタ86 に等しくセットする。

【0048】しかし、ステップ248に戻り、「開始バ ケット」が部分バケットでないと判定された場合、ルッ クアヘッド状態機械98は、「開始パケット」をフリー ・リストに戻させる、ステップ254。次に、ルックア ヘッド状態機械98は、以前の第1バケットでEOPが 検出されたかどうかを判定する、ステップ256。判定 結果が肯定である場合、ルックアヘッド状態機械98 は、部分ポインタ90を前の次ポインタ86に等しくセ ットし、維持されたリンケージ情報を使って新規第1ポ インタ84のアドレス値を調べる。一方、判定結果が否 定である場合、ルックアヘッド状態機械98は、部分オ フセット92をゼロに、第1ポインタ84を前の次ポイ ンタ86と等しくセットする、ステップ260。

【0049】図14に示されるように、「開始ATMバ ケットの最後」の事例に対しステップ262において、 ルックアヘッド状態機械98は正規化前新規部分オフセ ット92から1×CSを除算することにより正規化され た新規部分オフセット92を計算させる。その後、ルッ クアヘッド状態機械98は、「開始バケット」が部分バ ケットであるかどうかを判定する、ステップ264。

「開始バケット」が部分バケットである場合は、ルック アヘッド状態機械98は、「開始部分バケット」をフリ ー・リストに戻させる、ステップ266。その後、ルッ クアヘッド状態機械98は、部分パケット・ポインタ9 0をゼロに等しく、第1パケット・ポインタ84を前の 次パケット・ポインタ86に等しくセットする。一方、 ステップ264に戻ると、状態機械98が開始第1バケ ットを、フリー・リストに戻させるステップ270のよ うに判定されている。その後、ルックアヘッド状態機械 98は、第1バケット・ポインタ84を前の次バケット・ポインタ86に等しくセットする。

【0050】最後に、図15に示されるように、「開始パケット内」の事例に対して、ルックアヘッド状態機械98は、「開始パケット」が部分パケットであるかどうか判定する、ステップ274。判定結果が肯定である場合、これ以上の動作はとられない、すなわち、あらゆるポインタおよび部分オフセットは変更されない。一方判定結果が否定である場合は、ルックアヘッド状態機械98は、部分パケット・ポインタ90を前の第1ポインタ8は、部分パケット・ポインタを前の次ポインタ86と等しくセットする、ステップ276。

【0051】以上、ATMパケット・ヘッダおよびデータをホスト・コンピュータにバースト転送するための方法および装置について記述してきた。本発明の方法および装置を例示的な実施の形態に関して述べたが、記載された実施の形態に本発明を限定するものではないことを、当業者なら理解するであろう。本発明は、冒頭の請求範囲の精神および範囲から逸脱することなく変更および修正を加えて実施することができる。したがって、この説明は本発明を限定するものではなく例示的なものとして見なされる。

#### 【図面の簡単な説明】

【図1】 本発明の教示を組込むコンピュータ・システムのネットワークの例を示す図である。

【図2】 図1のNICの1つの実施の形態を示す図である。

【図3】 図2のシステムおよびATM層コアを示す図である。

【図4】 図3の受信ブロックを示す図である。

【図5】 ATMパケットを示す図である。

【図 6 】 ホスト・システム上のヘッダおよびデータ・ バッファを示す図である。

【図7】 ホスト・システムへのヘッダ/データのバースト転送のための、セル境界にそろえない手法を示す図である。

【図8】 ホスト・システムへのヘッダ/データのバースト転送のための、セル境界にそろえない手法を示す図である。

【図9】 図4のアンロード・ブロックの1つの実施形 40 態を示す図である。

【図10】 所望の方法でATMヘッダおよびデータのバースト転送を行うための関連制御ポインタおよびカウ - ンタを維持するための、図9のルックアヘッド・状態機械に組込まれた論理フローの1つの実施形態を示す図である。

【図11】 所望の方法でATMヘッダおよびデータの

バースト転送を行うための関連制御ポインタおよびカウンタを維持するための、図9のルックアヘッド・状態機械に組込まれた論理フローの1つの実施形態を示す図である。

【図12】 所望の方法でATMヘッダおよびデータのバースト転送を行うための関連制御ポインタおよびカウンタを維持するための、図9のルックアヘッド・状態機械に組込まれた論理フローの1つの実施形態を示す図である。

0 【図13】 所望の方法でATMヘッダおよびデータの バースト転送を行うための関連制御ポインタおよびカウ ンタを維持するための、図9のルックアヘッド・状態機 械に組込まれた論理フローの1つの実施形態を示す図で ある。


【図14】 所望の方法でATMヘッダおよびデータのバースト転送を行うための関連制御ポインタおよびカウンタを維持するための、図9のルックアヘッド・状態機械に組込まれた論理フローの1つの実施形態を示す図である。

(20 【図15】 所望の方法でATMヘッダおよびデータのバースト転送を行うための関連制御ポインタおよびカウンタを維持するための、図9のルックアヘッド・状態機械に組込まれた論理フローの1つの実施形態を示す図である。


#### 【符号の説明】


- 10 コンピュータ・システム・ネットワーク
- 12 ATM NIC
- 14 ローカルATM交換機
- 15 ローカル・エリア・ネットワーク・エミュレーシ
- 30 ョン
  - 16 公衆ATM交換機
  - 20 システム・バス・インタフェース
  - 22 ATM層コア
  - 24 GIO (汎用入/出力) インタフェース
  - 26 ローカル・スレーブ・インタフェース
  - 28 TX(送信) FIFO
  - 30 RX(受信) FIFO
  - 32 セル・インタフェース・ブロック
  - 3.4 外部バッファ・メモリ・インタフェース
  - 36 クロック合成回路
  - 38 システム・バス
  - 40 ATMセル・インタフェース
  - 42 外部パッファ・メモリ
  - 4.4 記憶ブロック
  - 45 RXバッファ・メモリ
  - 46 TXバッファ・メモリ
  - 48 ホスト・コンピュータ


[図1]






















#### 【図9】




【図10】




#### 【図11】




#### [図12]




[図15]





. .

【図14】



フロントページの続き

(72) 発明者 ラソウル・エム・オスコウィ アメリカ合衆国 9 4 5 3 9 カリフォル ニア州・フレモント・アンプクア コート・9 6 8 THIS PAGE BLANK (USPTO)